MoRV Modelling reliability under variability

Motivation

Unser modernes Leben hängt mittlerweile vollständig von einer Vielzahl uns umgebender integrierter Schaltkeise (ICs) ab. Dies reicht von unseren Smartphones, über immer intelligentere Autos, bis hin zu medizinischen Implantaten. Diese ICs werden durch stetige Miniaturisierung von Jahr zu Jahr kleiner und dennoch leitungsfähiger und übernehmen immer wichtigere, teils lebenswichtige Aufgaben.

Durch diese seit Jahrzehnten andauernde Miniaturisierung stößt unsere Technologie allmählich in atomare Dimensionen vor, in denen quantenmechanische Effekte zu neuartigen Problemen führen, die sich als Alterungseffekte zusammenfassen lassen (siehe Kasten): Spielten für die Zuverlässigkeit eines Systems bisher nur Herstellungsvariationen und plötzliche Ausfälle nach sehr langer Betriebszeit eine Rolle, haben neuste Systeme die Tendenz sich über Jahre hinweg in ihren Eigenschaften zu verschlechtern – was zu einem frühen Versagen des Systems führt.

 

 

Links im Bild ist ein Transistor neuerster Bauform (MuGFET), wie er in Technologiegenerationen unterhalb 32nm verwand wird: Der Strom zwischen den beiden äußeren metallischen Leitern (Source und Drain) kann genau dann durch den Kanal (rot) fließen, wenn an dem mittleren Kontakt (Gate) eine Spannung anliegt. Namensgebend und neuartig ist im MuGFET (Multi Gate Field Effect Transistor), das das Gatter den Kanal nicht nur von oben, sondern auch von den Seiten kontrolliert was zu einem schnelleren Schaltverhalten bei geringerem Energieverbrauch führt.
Mit zunehmender Miniaturisierung treten allerdings verschiedene Alterungseffekte auf, von denen im oberen Bild nur die zwei bedeutendsten skizziert wurden: Elektromigration (EM) tritt verstärkt bei hohen Stromdichten (also in sehr dünnen Leitern) auf. Hier können die Metallatome der Leiter dem enormen Druck der fließenden Elektronen nicht standhalten, so dass über Jahre der Betriebsdauer das Material der Leiterbahnen abgetragen wird. Je dünner der verbliebene Leiter wird, desto höher wird dabei die Stromstärke, so dass der Effekt sich mit zunehmendem Alter bis zum vollständigen Verlust der Leitfähigkeit noch verstärkt. Beim Negative Bias Temperature Instability (NBTI) Effekt können einzelne Elektronen in der Isolierschicht zwischen Gate und Kanal (grün) eingefangen werden. Die Ladung aller eingefangenen Elektronen muss dann bei jedem Einschalten zusätzlich überwunden werden, so dass die Geschwindigkeit der Transistoren und somit auch des ganzen Systems reduziert wird. Der NBTI Effekt ist zwar zum Teil reversibel und kann durch lange Inaktivitätsphasen teilweise geheilt werden, jedoch haben viele der Ladungen Ausheilzeiten, die weit oberhalb des sinnvoll nutzbaren sind (von Stunden bis zu Jahrhunderten).
 

Technologien:

Techniken, die normalerweise zur Steigerung der Zuverlässigkeit genutzt werden wie das dreifache Vorhalten aller Komponenten und der stete Vergleich zwischen diesen (tipple modular redundancy) können hier kaum helfen, da alle drei redundanten Komponenten der gleichen Alterung unterworfen sind und etwa zur gleichen Zeit ausfallen werden.

Zurzeit kann die Industrie diesem Problem nur mit extremen Sicherheitsmargen begegnen: Systeme werden teilweise nur noch halb so schnell betrieben wie eigentlich möglich wäre, nur um sicher zu stellen, das auch die am schlechtesten hergestellten und am stärksten gealterten Systeme selbst unter widrigsten Umständen noch ihren Dienst verrichten. Das bedeutet im Rückschluss aber, dass ein großer Teil der möglichen Leistungsfähigkeit heutiger Systeme verschenkt werden muss, was einen großen Teil der durch die Miniaturisierung gewonnenen Vorteile zunichte macht.
 

Ziel:

Genau hier setzt das MoRV Projekt an, das die im Thema Alterungseffekte führenden Forschungsgruppen aus Industrie (Infineon, IMEC, Global TCAD Solutions) und Wissenschaft (TU Wien, Fraunhofer EAS, IROC, OFFIS) zusammenbringt um eine quantenmechanische Beschreibung der Alterungseffekte anzufertigen und darauf aufbauend einfache, aber genaue Modelle für ganze Transistoren, Logikgatter und schließlich Systemkomponenten zu entwickeln. Wenn schon beim Entwurf eines Systems genau bekannt ist, wie sich dieses nach Jahren des Betriebes verhalten wird, kann es so entworfen werden, dass es sich an den gealterten Zustand adaptiert, wodurch die Sicherheitsmargen sehr viel kleiner bemessen werden können.

 

Förderung:

MoRV wird im siebten Rahmenprogramm ICT der Europäischen Union gefördert (Projektnummer 619234).

Personen

Projektleitung Extern

Dr. Domenik Helms

Wissenschaftliche Leitung

Publikationen
MoRV: Modelling Reliability under Variability

Malte Metzdorf, Reef Eilers, Domenik Helms, Wolfgang Nebel, Kay-Uwe Giering, Roland Jancke, Gerhard Rzepa, Tibor Grasser, Markus Karner, Praveen Raghavan, Ben Kaczer, Dan Alexandrescu, Adrian Evans, Gunnar Rott, Peter Rotter, Hans Reisinger, Wolfgang Gustin; SELSE 12 proceedings; 03 / 2016

Facilitating Cross-Layer Reliability Management through Universal Reliability Information Exchange

Enrico Costenaro, Domenik Helms, Nematollah Bidokhti, Adrian Evans, Maximilian Glorieux and Dan Alexandrescu; DAC - Design Automation Conference; 06 / 2015

Efficient NBTI Modeling Technique Considering Recovery Effects

Eilers, Reef and Metzdorf, Malte and Helms, Domenik and Nebel, Wolfgang; Proceedings of the International Symposium on Low Power Electronics and Design (ISLPED); 2014

Abstracting TCAD aging models above the circuit level

Malte Metzdorf, Domenik Helms, Reef Eilers, Wolfgang Nebel; DATE - Design, Automation, and Test in Europe; 03 / 2015

RT Level Timing Model for Aging Prediction

Nils Koppaetzky, Malte Metzdorf, Reef Eilers, Domenik Helms, Wolfgang Nebel; DATE; 03 / 2016

Analysis of NBTI Effects on High Frequency Digital Circuits

Ahmet Unutulmaz, Domenik Helms, Reef Eilers, Malte Metzdorf, Ben Kaczer, Wolfgang Nebel; DATE; 03 / 2016

Leakage models for high level power estimation

Domenik Helms ; Reef Eilers ; Malte Metzdorf ; Wolfgang Nebel; IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems; 11 / 2017

TCAD-Based Characterization of Logic Cells: Power, Performance, Area, and Variability

HW. Karner, C. Kernstock, Z. Stanojevi´c, O. Baumgartner, F. Schanovsky, M. Karner, D. Helms, R. Eilers, M. Metzdorf; Proceedings of the 2017 Intl. Symp. on VLSI Technology, Systems and Application; 04 / 2017

Timing Modeling at RT-level by Separation of Design - and Stress Related Aging Impacts

Nils Koppaetzky, Malte Metzdorf, Reef Eilers, Domenik Helms, Wolfgang Nebel; Proceedings of the 2017 27th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS); 09 / 2017

User dependent Aging Prediction Model for Automotive Controllers with Power Electronics

Sunil Malipatlolla, Ahmet Unutulmaz, Domenik Helms, Wolfgang Nebel; Proceedings of the 2017 27th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS); 09 / 2017

Understanding Ageing Mechanisms

Domenik Helms, Daniele Rossi, Haider Muhi Abbas, Mohd Syafiq Mispan, Shengyu Duan, Lorena Anghel, Helena-Maria Dounavi, Gaole Sai; 2020

Leakage Models for High-Level Power Estimation

Domenik Helms, Reef Eilers, Malte Metzdorf, Wolfgang Nebel; IEEE Trans. on Computer-Aided Design of ICs and Systems; 0August / 2018

Abstracting TCAD models above the circuit level.

Domenik Helms, Reef Eilers, Malte Metzdorf, Wolfgang Nebel; 0March / 2015

Partner
Infineon Technologies AG
www.infineon.com
Global TCAD Solutions GmbH
www.globaltcad.com
IROC Technologies
www.iroctech.com
Fraunhofer-Institut für Integrierte Schaltungen IIS
www.iis.fraunhofer.de

Laufzeit

Start: 01.01.2014
Ende: 31.12.2016

Fördermittelgeber

EU

GA: 619234

Verwandte Projekte

ROBUST

Designing Robust Nanoelectric Systems

RELY

Design for RELIABILITY of SoCs for Applications like Transportation, Medical, and Industrial Automation