Leckströme in SoCs kontrollieren

16.01.2006 Pressemitteilung

Ein Konsortium mit 14 Partnern aus Universitäten, Industrie und Forschung in 7 Europäischen Ländern startet „CLEAN“ – ein Projekt das innovative Design Methoden entwickelt um Leckströme in CMOS Designs unter 65nm zu kontrollieren.

 

Das CLEAN Projekt (Controlling Leakage power in NanoCMOS SoCs) wird von der Europäischen Union mit 4,5 Millionen Euro aus dem Nanoelektronik Schwerpunkt des sechsten Forschungsrahmenprogramms (IST FP6) gefördert. Projektziel ist das Design der nächsten SoC (System on Chip) Generation zu verbessern, indem es sich um den Schlüsseleffekt der Leckströme in CMOS Technologien in 65nm und darunter kümmert.

 

In mikroelektronischen Schaltkreisen mit Strukturgrößen über 0,1 Mikrometer dominiert die dynamische Verlustleistung - welche bei der Berechnung, Übertragung und Speicherung von Daten entsteht - gegenüber den Leckströmen der Transistoren.

 

Die Bedeutung der Leckströme ist mit dem Aufkommen der nanoelektronischen Bauteile mit Strukturgrößen unter 100nm enorm gewachsen. Leckströme werden in Systemen unter 65nm die größte Hürde sein. Um die mit den nanoelektronischen Systemen aufkommenden Schwierigkeiten zu bewältigen, müssen Design- und Prozessentwicklung Hand in Hand arbeiten. Zukünftiges Halbleiterdesign wird die Komplexität, die Kosten und den Energiebedarf der Systeme berücksichtigen müssen, die entworfen, hergestellt und getestet werden.

 

Hauptziele von CLEAN sind die Entwicklungen neuer Vorhersagemodelle, Entwurfsmethoden und Techniken zur Kontrolle der Leckströme als prototypische EDA (Electronic Design Automation) Werkzeuge, welche die Teile der Design Arbeit abnehmen, die für komplexe Systeme heute noch undenkbar sind – zum Beispiel Design Aufgaben zur Energie Reduktion und zur durchgängigen Implementierung von Leckstrom-Kontrolltechniken. Das CLEAN Projekt wird von STMicroelectronics geleitet und gemeinsam mit dem Informatikinstitut OFFIS, Oldenburg koordiniert.

 

„Das Projekt wird signifikant dazu beitragen die technologischen Nachteile unterhalb 65nm zu überwinden, insbesondere die Prozessschwankungen, die Zuverlässigkeit und die Leckströme.“, sagt der Projektkoordinator Roberto Zafalon, R&D Programm Manager, Advanced System Technology bei dem Projektleiter STMicroelectronics. „Die Ergebnisse des CLEAN-Projektes werden gleichzeitig die Reduktion der Verlustleistung von nanoelektronischen Systemen und eine Steigerung der Entwurfsproduktivität ermöglichen, um somit die gestiegene SoC Komplexität handhabbar zu machen.“

 

Zudem trägt das CLEAN Projekt dazu bei, Europas High-Tech-Industrie in den Bereichen zu stärken in denen sie bereits jetzt die industrielle und technologische Führerschaft hat – zum Beispiel SoC für mobile Kommunikation und Infrastruktur, Consumer Elektronik und Automotive Elektronik. In diesen Bereichen ist ein geringer Energiebedarf eine Vorraussetzung für den Erfolg! Dank der Beteiligung von kleinen und mittelständischen High-Tech-Unternehmen, wie ChipVision Design Systems und BullDAST, welche sich auf Werkzeuge zur Energiereduktion spezialisiert haben, fördert das Projekt außerdem die Entwicklung der Europäischen EDA Industrie. Deren Rolle wird der Schlüssel für die Verwertung der CLEAN-Ergebnisse in kommerziellen und industriellen Anwendungen sein.

 

 

Die Partner im CLEAN Projekt sind:

STMicroelectronics (Projektleiter); Standorte Italien und Frankreich

Infineon

ChipVision Design Systems

BullDAST

OFFIS

Politecnico di Torino

Universitat Politecnica de Catalunya

CEA-LETI

Politechnika Warszawska

edacentrum

Technische Universität von Dänemark

Consorzio per la Ricerca e l’Educazione Permanente

Budapest University of Technology and Economics

 

 

Ansprechpartner für Rückfragen der Redaktion:

Dr. Jens Appell, OFFIS Bereichsleiter „Eingebettete Hardware-/Software-Systeme“

Tel. (04 41) 97 22-235, Fax (04 41) 97 22 – 102, E-Mail: appell@offis.de