Gate-Level Modellierung von Leckströmen in Sub-100nm CMOS Technologien

BIB
Hoyer, M.
07 / 2006
mastersthesis
110