Eine Fallstudie zur dynamischen Rekonfiguration von Hardware: "Pain or Gain?"

BIB
Tagungsband des 10. ITG/GMM/GI-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen"
Im Rahmen dieser Arbeit sollen die Vor- und Nachteile partieller dynamischer Rekonfiguration untersucht und gegeneinander abgewägt werden. Dazu wurde sowohl die statische als auch die rekonfigurierbare Variante eines Crypto-Coprozessors auf einem Virtex-4 FPGA entwickelt. Als Verschlüsselungsalgorithmen stehen AES und Triple-DES zur Verfügung. Anschließend wurden die Designs bezüglich ihres Ressourcenverbrauchs und ihres Zeitverhaltens untersucht und miteinander verglichen. Die aufwendige Abschätzung des Zeitverhaltens rekonfigurierbarer Module, sowie deren Arbitrierung machen neue Designmethoden erforderlich. Dieses Paper zeigt anhand eines Designbeispiels die Schwierigkeiten auf, welche mit den zur Zeit verfügbaren experimentellen Design Flows bestehen. Im Anschluss daran wird ein Ausblick auf Projekte gegeben, die sich unter anderem mit einer möglichen Lösung dieser Probleme beschäftigen.
03 / 2007
inproceedings
ANDRES
Analysis and Design of run-time Reconfigurable, heterogeneous Systems
PolyDyn
Polymorphic Objects for Design of Reconfigurable FPGAs